Automated Reasoning for Bluespec Designs

Giấy phép: Miễn phí ‎Kích cỡ tệp: N/A
‎Xếp hạng người dùng: 4.0/5 - ‎2 ‎Phiếu

Trang này chứa các công cụ để áp dụng lý luận tự động cho thiết kế phần cứng Bluespec SystemVerilog (BSV). Chúng tôi cung cấp mã để nhập khẩu thiết kế BSV vào chứng minh định lý PVS và kiểm tra mô hình SAL.

lịch sử phiên bản

  • Phiên bản files đăng trên 2011-04-04
    Một số bản sửa lỗi và cập nhật
  • Phiên bản N/A đăng trên 2011-04-04

Chi tiết chương trình