& logics là một mô phỏng mạch logic với một trình soạn thảo chương trình tích hợp và một trình duyệt dạng sóng. Các thành phần sơ đồ hiện có sẵn: Bóng bán dẫn: NMOS, PMOS Cổng logic: bộ đệm, biến tần, và, nand, hoặc, cũng không, exor, exnor, bộ đệm ba trạng thái và biến tần Dép xỏ ngón: D chốt, cạnh kích hoạt D, JK flip flops, monostable Bội số: 2 đến 1, 4 đến 1, 8 đến 1. Demultiplexers: 1 đến 2, 1 đến 4, 1 đến 8 Chỉ số: LED, đầu dò dao động Hiển thị: thập phân, thập lục phân Công tắc: nút chuyển đổi, nút nhấn Hằng số: cao và thấp.
Các tính năng biên tập chương trình: subcircuit tùy chỉnh (hộp đen), menu nhạy cảm với ngữ cảnh, autorouter, 7 bước hoàn tác / làm lại, nhãn cho các kết nối xa, tự động phóng to lựa chọn, nhân bản, xoay, di chuyển bị khóa và mở khóa, căn chỉnh dọc và ngang, di chuyển đến trung tâm.
Trình mô phỏng mạch kỹ thuật số hoạt động với ba cấp độ logic và ba giá trị trở kháng. Chúng thấp, không xác định và cao. Dây tùy chọn có thể hiển thị mức logic. Mô hình cấp chuyển đổi, mô hình cấp cổng và mô hình cấp thiết bị phức tạp có thể được trộn lẫn trong một mạch. Trình mô phỏng phát hiện lỗi thời gian chạy và đặt thông báo lỗi trên sơ đồ. Phát hiện lỗi là: Điều kiện ngắn mạch tạm thời. Khi kết quả đầu ra kết nối có mức độ khác nhau hoặc không xác định và có trở kháng thấp hoặc không xác định. Phát hiện gai. Khi một đầu vào nhận được một xung ngắn hơn giá trị cấu hình. Flip flop thiết lập, giữ, phục hồi, tiếp tục vi phạm thời gian. Dép xỏ ngón có thể nhập trạng thái siêu ổn định trong những trường hợp này.
Trình duyệt dạng sóng là một dao động kỹ thuật số ảo. Các tính năng hiện tại là: bắt đầu, thời gian dừng, cài đặt độ dài bộ đệm, thay đổi thời gian và thu phóng, hiển thị trạng thái logic thấp, cao và không xác định.
Các bản phát hành 3.x chứa phần mở rộng HDL. Có thể mô tả một mạch trong một hộp bằng cách sử dụng một tập hợp con rất nhỏ của Verilog. Bản demo gates.s tải mô-đun sau từ tệp simple.v:
mô smpl_circuit mô-đun (A, B, VÀ, NAND, HOẶC, NOR, XOR, XNOR, BUF, NOT); đầu vào A,B; đầu ra VÀ, NAND, HOẶC, NOR, XOR, XNOR, BUF, KHÔNG; và #10 g0(AND,A,B); nand #10 g1 (NAND,A,B); hoặc #10 g2(OR,A,B); cũng #10 g3(NOR,A,B); xor #10 g4(XOR,A,B); xnor #10 g5(XNOR,A,B); buf #10 g6 (BUF,A); không #10 (KHÔNG,A); endmodule (nộimodule)
và tệp test1.v:
mô-đun mạch (A, B, C, y); đầu vào A,B; đầu ra y; dây e; và #30 g1(e,A,B); hoặc #30 g2(y,e,C); endmodule (nộimodule)
Không có phát hiện lỗi thời gian chạy bên trong các hộp. Chỉ có lỗi thời gian biên dịch đầu tiên được hiển thị.
Chương trình đi kèm với được xây dựng trong mạch demo. Chúng giúp bạn bắt đầu nhanh chóng. Xem thông http://www.hexastyle.com/home/andlogics/first-3-steps để biết chi tiết. Bạn có thể dễ dàng mô phỏng, phân tích và sửa đổi hoạt động và thời gian của các ví dụ. Được xây dựng trong các ví dụ: 74160, 74163 bộ đếm đồng bộ Bộ kiểm tra máy phát điện chẵn lẻ 74180 74181 4 bit ALU 74147, 74148 bộ mã hóa ưu tiên mô hình cấp bóng bán dẫn của cổng CMOS Các ví dụ khác ví dụ như binary adder, Johnson counter can be downloaded from here: http://www.hexastyle.com/home/andlogics/download-examples
lịch sử phiên bản
- Phiên bản 4.9 đăng trên 2016-11-27
Thêm 7 phân đoạn hiển thị, điện trở, một nửa và đầy đủ adder trong một hộp với demo.,Cố định PMOS bóng bán dẫn mô phỏng vấn đề. - Phiên bản 4.5 đăng trên 2016-09-10
Cố định appcompat phiên bản không phù hợp.,Nó có thể gây ra ứng dụng đóng băng..
Chi tiết chương trình
- Mục: Giáo dục > Công cụ giảng dạy và đào tạo
- Publisher: Hexastyle
- Giấy phép: Miễn phí
- Giá: N/A
- Phiên bản: 4.9
- Nền tảng: android