Verilog Design Checker 0.02

Giấy phép: Miễn phí ‎Kích cỡ tệp: N/A
‎Xếp hạng người dùng: 5.0/5 - ‎1 ‎Phiếu

Chương trình giống như trình biên dịch kiểm tra nguồn Verilog cho các lỗi thiết kế phổ biến. Công cụ này có thể giúp bắt đầu lập trình viên Verilog, những người không nhận thức được những cạm bẫy thiết kế phổ biến và các lập trình viên Verilog tiên tiến muốn kiểm tra lại các dự án lớn.

lịch sử phiên bản

  • Phiên bản 0.02 đăng trên 2007-04-06
    Một số bản sửa lỗi và cập nhật
  • Phiên bản 0.02 đăng trên 2007-04-06

Chi tiết chương trình