Chương trình theo dsp-gatech.sf.net
-
DSP-GaTech-ECE6276A Miễn phí
Dự án này phát triển một bộ xử lý DSP được tối ưu hóa cho các hoạt động FIR/IIR/DCT. Mã hóa được thực hiện trong VHDL, và được dự định để được tổng hợp bởi Altera Quartus II.
Dự án này phát triển một bộ xử lý DSP được tối ưu hóa cho các hoạt động FIR/IIR/DCT. Mã hóa được thực hiện trong VHDL, và được dự định để được tổng hợp bởi Altera Quartus II.