Chương trình theo smgenerator.sf.net

SmGen là một máy phát điện trạng thái hữu hạn cho Verilog. Không phải là một công cụ nhập FSM mặc dù. Đầu vào là Verilog giống như hành vi. SmGen tạo ra một thiết kế dựa trên FSM tổng hợp từ nó. Ranh giới đồng hồ được cung cấ